_UROPEAN PATENT OFF ... E

SS

Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

: 2001218082 : 10-08-01

APPLICATION DATE

04-02-00

APPLICATION NUMBER

: 2000026986

APPLICANT:

SONY CORP:

INVENTOR:

HOO KEN KOO:

INT.CL.

H04N 5/208 G09G 5/00 G09G 5/02

G09G 5/12 // G06F 1/04

TITLE

METHOD FOR IMPROVING IMAGE QUALITY OF VIDEO INTERFACE AND VIDEO INTERFACE CIRCUIT DEVICE ABSTRACT :

PROBLEM TO BE SOLVED: To provide an image quality improving method for a video interface and a video interface circuit device which eliminate the influence of signal deterioration and allow a monitor display side to improve image quality.

SOLUTION: An original luminance signal BS 1 is, for instance, a signal before cable transmission. A deteriorated luminance signal BS 2 is, for example, a signal after the cable transmission. The signal BS 1 is transmitted by a cable from a device main body generating a video signal to a monitor device side to be deteriorated like the signal BS 2. There, the device main body generating the video signal transmits a clock signal CLK corresponding to the display period of one pixel to the monitor device side. The monitor device side synchronizes with the clock signal and resamples the deteriorated luminance signal BS 2. Thus, the monitor device side can obtain a luminance signal BS 3 that is of the same state as the original luminance signal BS 1 before the cable transmission.

COPYRIGHT: (C)2001, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-218082 (P2001-218082A)

(43)公開日 平成13年8月10日(2001.8.10)


(51) Int.Cl. ⁷		護別記号	FI	テーマコード(参考)	
H 0 4 N	5/208		H 0 4 N 5/208	5 C O 2 1	
G09G	5/00		C 0 9 G 5/02 E	3 5C082	
	5/02		5/12		
	5/12		C 0 6 F 1/04 E	3	
// G06F	1/04		C 0 9 G 5/00 5 5 5 D		
			審査請求 未請求 請求項の数6	OL (全 5 頁)	
(21)出願番号	+	特願2000-26986(P2000-26986)	(71)出願人 000002185		
			ソニー株式会社		
(22)出顧日		平成12年2月4日(2000.2.4)	東京都品川区北品川6 丁目7番35号		
			(72)発明者 ホー ケン コー		
			鹿児島県国分市野口北5	番1.号ソニー国分	
			株式会社内		
			Fターム(参考) 50021 PA64 SA08 XI	302 YC10	
			5C082 AA02 AA27 A	37 BA34 BB02	
			BC19 DA76 M	104 MM10	

(54) 【発明の名称】 ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置

(57)【要約】

【課題】信号劣化の影響をなくし、モニタ表示側で画質 改善が図れるビデオインタフェースの画質改善方法及び ビデオインタフェース回路装置を提供する。

【解決手段】元の輝度信号BS1は、例えばケーブル伝送前のものである。劣化した輝度信号BS2は例えばケーブル伝送後のものである。輝度信号BS1は映像信号を発生する装置本体からモニタ装置側にケーブル伝送され輝度信号BS2のように劣化する。そこで、映像信号を発生する装置本体からモニタ装置側に1画素の表示期間に対応したクロック信号CLKが伝達される。モニタ装置側ではこのクロック信号に同期して劣化した輝度信号BS2を再サンプリングする。これにより、モニタ装置側でケーブル伝送前の元の輝度信号BS1と同様の状態の輝度信号BS3が得られる。



【特許請求の範囲】

【請求項1】 映像信号を発生する装置本体側から伝送 されてくる信号に応じた画像をモニタ装置で表示するた めのビデオインタフェースに関し、

前記装置本体側から前記映像信号と共に1画素の表示期間に対応したクロック信号が伝送され、前記モニタ装置側ではこのクロック信号に同期して前記映像信号に含まれる各色信号を再サンプリングすることを特徴としたビデオインタフェースの画質改善方法。

【請求項2】 前記モニタ装置は液晶表示装置であり、 前記クロック信号は液晶駆動のためのマスタクロックと して利用することを特徴とする請求項1記載のビデオインタフェースの画質改善方法。

【請求項3】 映像信号を発生する装置本体側から伝送されてくる信号に応じた画像を表示するモニタ装置を具備し、

前記装置本体側から前記映像信号と共に1画素の表示期間に対応したクロック信号が伝送され、前記モニタ装置側ではこのクロック信号に同期して前記映像信号に含まれる各色信号を再サンプリングすることを特徴としたビデオインタフェース回路装置。

【請求項4】 前記モニタ装置は液晶表示装置であり、 前記クロック信号は液晶駆動のためのマスタクロックと して利用されることを特徴とする請求項3記載のビデオ インタフェース回路装置。

【請求項5】 映像信号を発生する装置本体から所定の 伝送経路を介して伝達される信号に応じモニタ装置で画 像表示するためのビデオインタフェースに関し、

前記装置本体側に設けられ、前記モニタ装置における1 画素の表示期間に対応したクロック信号を発生するクロック発生回路と、

前記装置本体と前記モニタ装置間に設けられた前記クロック信号の信号伝達経路と、

前記モニタ装置側に設けられ、前記クロック信号を受け このクロック信号に同期して前記映像信号に含まれる各 色信号を再サンプリングするサンプリング回路と、を具 備したことを特徴とするビデオインタフェース回路装 置。

【請求項6】 前記モニタ装置は液晶表示装置であり、前記クロック発生回路からのクロック信号は、液晶駆動 に関するタイミング発生回路のマスタクロックとして利用されることを特徴とする請求項5記載のビデオインタフェース回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、映像信号を伝送するビデオインタフェースに係り、特にケーブルで映像信号が伝送されるコンピュータ・ディスプレイ装置等、高 画質が要求されるビデオインタフェースの画質改善方法 及びビデオインタフェース回路装置に関する。

[0002]

【従来の技術】従来のビデオインタフェースに関し、モニタ装置への映像信号は、VSYNC信号、HSYNC信号、RGB信号(3原色信号)が利用されている。VSYNC信号とHSYNC信号は、それぞれ垂直方向と水平方向の映像開始位置を決めるタイミング信号であり、RGB信号は、それぞれ赤、緑、青の輝度情報の信号である。

【0003】実際の使用環境では、例えばインタフェースケーブルの特性によって信号の劣化が発生する。VSYNC信号とHSYNC信号は、映像開始位置を決めるタイミング信号であるので劣化が発生しても表示位置がわずかにずれる程度である。しかし、RGB信号は表示情報の信号であるから、劣化があると表示画質が低下する。

【0004】図4は、ビデオインタフェースにおける信号劣化の一例を表す概略図である。また、図5(a),(b)は、それぞれ本来の画像と信号劣化による画質の低下を比較した画像表示例である。パーソナルコンピュータシステム(パソコン)等のハードウェアとモニタ装置間は、例えばケーブル41によって映像信号(Y/C信号)が伝送される。パソコン側での本来の信号波形S1は、ケーブル伝送によってモニタ側では信号波形S2のように劣化してしまう。このようになると、図5(a)のように表示されるべきところ、実際の表示画像

(a) のように表示されるべきところ、美除の表示画像 は図5 (b) のようになり、画質の低下がみられる。 【0005】

【発明が解決しようとする課題】このように従来のビデオインタフェースに関し、映像信号を伝送する際にはケーブル特性による信号の劣化は回避しがたい。このような伝送信号の劣化は画質の低下を招く恐れがある。

【0006】本発明は、上記のような事情を考慮してなされたものであり、ビデオインタフェースにおける信号 劣化の影響をなくし、モニタ表示側において画質改善が 図れるビデオインタフェースの画質改善方法及びビデオ インタフェース回路装置を提供しようとするものである。

[0007]

【課題を解決するための手段】本発明のビデオインタフェースの画質改善方法は、映像信号を発生する装置本体側から伝送されてくる信号に応じた画像をモニタ装置で表示するためのビデオインタフェースに関し、前記装置本体側から前記映像信号と共に1画素の表示期間に対応したクロック信号が伝送され、前記モニタ装置側ではこのクロック信号に同期して前記映像信号に含まれる各色信号を再サンブリングすることを特徴としている。

【0008】本発明のビデオインタフェース回路装置 は、映像信号を発生する装置本体側から伝送されてくる 信号に応じた画像を表示するモニタ装置を具備し、前記 装置本体側から前記映像信号と共に1画素の表示期間に 対応したクロック信号が伝送され、前記モニタ装置側ではこのクロック信号に同期して前記映像信号に含まれる各色信号を再サンプリングすることを特徴としている。【0009】本発明のより好ましい実施態様としてのだけ、インタフェース回路装置は、映像信号を発生する表置本体から所定の伝送経路を介して伝達される信号にじモニタ装置で画像表示するためのビデオインタフェースに関し、前記装置本体側に設けられ、前記モニタ装置における1画素の表示期間に対応したクロック信号を発生するクロック発生回路と、前記装置本体と前記モニタ装置間に設けられた前記クロック信号の信号伝達経路と、前記モニタ装置側に設けられ、前記クロック信号に同期して前記映像信号に含まれる各色信号を再サンプリングするサンプリング回路とを具備したことを特徴とする。

【0010】本発明のビデオインタフェースの画質改善方法及びビデオインタフェース回路装置によれば、伝送されてきた映像信号に関し、モニタ装置の1画素の表示期間に対応したクロック信号で各色信号について再サンプする。これにより、ビデオインタフェースにおける信号劣化の影響をモニタ表示側に反映させないよう画質改善を図る。

[0011]

【発明の実施の形態】図1は、本発明の一実施形態に係るビデオインタフェースの画質改善方法を示す各部の波形図である。図は伝送劣化した輝度信号に関し、モニタ装置側に設けられたサンプリング回路により再サンプリングした信号波形を示している。元の輝度信号BS1は、例えばケーブル伝送前のものである。劣化した輝度信号BS2は、映像信号を発生する装置本体からモニタ装置側にケーブル伝送され輝度信号BS2のように劣化する。。

【0012】本発明では映像信号を発生する装置本体からモニタ装置側に1画素の表示期間に対応したクロック信号CLKが伝達される。モニタ装置側ではこのクロック信号CLKに同期して劣化した輝度信号BS2を再サンプリングする。これにより、モニタ装置側で輝度信号BS3が得られる。この輝度信号BS3は、ケーブル伝送前の元の輝度信号BS1と同様の状態に戻されている。

【0013】このように、伝送されてきた映像信号(ここでは輝度信号)に関し、上記モニタ装置の1画素の表示期間に対応したクロック信号CLKを用いて再サンプリングすることにより、各色信号について再サンプリングが可能となる。この結果、ビデオインタフェースにおける信号劣化の影響をモニタ表示側に反映させないよう画質改善が別れる。

【0014】図2は、本発明の一実施形態に係るビデオインタフェース回路装置の構成を示す回路ブロック図で

ある。映像信号を発生する装置本体10は、コンピュータシステム本体、あるいはビデオカメラ等の映像機器等が考えられる。装置本体10に含まれる入出力処理装置等の内部には所定のD/Aコンバータ11が備えられている。このD/Aコンバータ11を介して映像信号(RGB信号またはY/C信号)Sが出力される。映像信号Sは、ケーブル等の伝送経路21を介してモニタ装置30に伝達される。

【0015】また、装置本体10における入出力処理装置等の内部には、クロック発生回路12が構成されている。このクロック発生回路12は、モニタ装置30における1画素の表示期間下に対応したクロック信号CLKを発生する。クロック信号CLKは、ケーブル等の伝送経路22を介してモニタ装置30に伝達される。

【0016】モニタ装置30にはサンプリング回路31 が設けられている。サンプリング回路31は、上記クロック発生回路12からのクロック信号CLKに同期してR、G、Bの各色信号について再サンプリングを行う。例えば輝度信号に関し各々の色信号を再サンプリングする。これにより、ケーブル伝送によって劣化した輝度信号はケーブル伝送前の信号状態に戻される(図1参照)。改善された各色信号は映像信号処理回路32を介して(図示しないが偏向処理回路でも制御される)ディスプレイ33に画像表示される。

【0017】図3は、図2に示したような、1画素の表示期間Tに対応したクロック信号CLKを発生するクロック発生回路の例を示す回路図である。図2における映像信号を発生する装置本体10がコンピュータシステム本体である場合、クロック発生回路12は図示のような回路構成が考えられる。

【0018】コンピュータは、ビットレート処理を例えば8bit×サンプリング周波数fで示すクロックCLK0で行っているとする。そこで、1画素の表示期間下に対応したクロック信号CLKは、T=1/fより、このクロックCLK0を分周すればよい。

【0019】図3において、フリップフロップFF1は、そのBQ出力(Q出力の相補信号)がD入力に接続されると共にフリップフロップFF2のクロック入力CKに接続されている。フリップフロップFF2は、そのBQ出力がD入力に接続されると共にフリップフロップFF3は、BQ出力がD入力に接続されると共にクロックCLKの出力になっている。

【0020】フリップフロップFF1~3の回路構成それぞれクロックCKの1/2分間が行われるから、1/8分間ということになる。すなわち、ビットレートのクロックCLK0に対し1/8分間したものが、クロック発生回路12により発生する1画素の表示期間Tに同期したクロック信号CLKとなる。これにより、映像信号、例えばY信号(擬度信号)に関しR. G. B各々の

色信号を再サンプリングすることができる。

【0021】上記各実施形態に示すようなビデオインタフェースの画質改善方法及びビデオインタフェース回路 装置によれば、ビデオインタフェースとして1画素の表示期間に同期したクロック信号を追加する。これにより、受け側のモニタ装置でこのクロック信号を利用してR、G、Bの各色信号を再サンプリングすることができる。この結果、モニタ装置ではインタフェースケーブル等の伝送特性によって劣化した各色信号の影響をなくすことができる。

【0022】また、モニタ装置がLCD(液晶表示装置)の場合、LCDモニタ内部においてディジタル処理を行っている関係上、1画素の表示期間に同期したクロック信号が必要である。LCDでは一般に、LCDモニタ内部でPLL回路を使って1画素の表示期間に同期したクロック信号を生成している。

【0023】そこで、モニタ装置がLCDの場合、本発明に係る1画素の表示期間に同期したクロック信号を使って処理すれば、上述の各色信号劣化の改善が実現すると共に、上記PLL回路を省略することができる。これにより、コスト削減に寄与する利点もある。

[0024]

【発明の効果】以上説明したように本発明によれば、従来のVSYNC信号(垂直同期信号)、HSYNC信号 (水平同期信号)、RGB信号(3原色信号)に加えて 1 画素の表示期間に同期したクロック信号を追加する。 受け側のモニタ装置でこの信号を利用してRGB信号を それぞれ再サンプリングする。これにより、モニタ装置

【図1】

では伝送劣化したRGB信号の影響を無くすることができる。また、LCDタイプのモニタ装置では、PLL回路を使ってクロックを発生する必要がないのでPLL回路を省略することができ、コスト削減にも寄与する。この結果、ビデオインタフェースにおける信号劣化の影響をなくし、モニタ表示側において画質改善が図れるビデオインタフェースの画質改善方法及びビデオインタフェース回路装置が提供できる。

【図面の簡単な説明】

【図1】本発明の一実施形態に係るビデオインタフェースの画質改善方法を示す各部の波形図である。

【図2】本発明の一実施形態に係るビデオインタフェース回路装置の構成を示す回路ブロック図である。

【図3】図2に示したような、1画素の表示期間に対応したクロック信号を発生するクロック発生回路の例を示す回路図である。。

【図4】ビデオインタフェースにおける信号の低下の一例を表す概略図である。

【図5】(a),(b)は、それぞれ本来の画像と信号 劣化による画質の低下を比較した画像表示例を示す図で ある。

【符号の説明】

10…映像信号を発生する装置本体、11…D/Aコンバータ、12…クロック発生回路、21,22…伝送経路、30…モニタ装置、31…サンプリング回路、32…映像信号処理回路、33…ディスプレイ、FF1~3…フリップフロップ、41…ケーブル。

【図4】

BS 1 モニタ装置 CLK 1 画素の表示期間に 同期したクロック 再サンプリング ~B\$3 【図5】 した輝度信号 【図3】 Q ю Q (劣化のない場合の表示画質) (劣化があった場合の表示目質) (a) (b) CI.K -> CK BQ BQ >CK BQ + CLK 0

【図2】

